

Assignment 2

1. 某 DRAM 芯片容量为 1 Gb，内部采用 8192×8192 的存储阵列（8K 行 $\times$ 8K 列）。刷新周期为 64 ms，读/写存取周期为 50 ns。若采用异步刷新（Asynchronous Refresh）方式，则两次相邻刷新操作之间的时间间隔，以及因刷新占用的 CPU 存取时间开销占比分别为（ ）
A. 7.8125 μ s, 0.64%
B. 7.8125 μ s, 1.28%
C. 15.625 μ s, 0.64%
D. 64 ms, 0.08%
2. 主存由 4 个模块构成，采用低位交叉编址。主存单模块的存储周期 $T = 100$ ns，总线传输周期 $r = 25$ ns。CPU 连续读取主存中地址连续的 10 个 32 位字（按字节编址）。若采用流水线方式轮流启动各模块，则完成这 10 次读取所需的总时间以及主存能达到的实际传输带宽分别为（ ）
A. 325 ns, 123.08 MB/s
B. 250 ns, 160.00 MB/s
C. 325 ns, 492.31 MB/s
D. 400 ns, 100.00 MB/s
3. 某 32 位计算机主存容量为 4 GB（按字节编址），L1 Data Cache 容量为 128 KB，块大小为 64 B，采用 4 路组相联映射，写策略采用写回法（Write-back），替换算法采用 LRU 算法。则该 Cache 的标记阵列（Tag Array，包含 Tag、有效位、脏位及替换控制位）的总容量为（ ）
A. 5.25 KB
B. 4.25 KB
C. 5.50 KB
D. 6.00 KB
4. 关于固态硬盘（SSD）的底层物理特性、磨损均衡与垃圾回收机制，下列说法正确的是（ ）
A. SSD 的基本读写单位是“块（Block）”，而擦除（Erase）操作的最小单位是“页（Page）”
B. “写放大”（Write Amplification）现象的主要原因是 Flash 无法直接覆盖写入，对已写过的页进行更新必须写入新页并导致旧页失效，最终引发含无效页的整块迁移擦除
C. 动态磨损均衡（Dynamic Wear Leveling）算法会定期将长期不修改的“冷数据”主动迁移到擦除次数较高的物理块中
D. Flash 存储介质内部物理结构决定了其随机写入速度远快于随机读取速度
5. 某 CPU 存储层次中，L1 Cache 访问时间为 1 cycle，L2 Cache 访问时间为 6 cycles，主存访问时间为 100 cycles。已知 CPU 访问 L1 的缺失率为 10%；当 L1 缺失时，访问 L2 的局部缺失率（Local Miss Rate）为 20%。若通过扩大 L2 容量使其局部缺失率降至 10%，则 CPU 的平均内存访问时间（AMAT）缩短了（ ）
A. 1.0 cycle
B. 0.9 cycles
C. 2.0 cycles
D. 1.8 cycles
6. 某磁盘转速为 7200 RPM，平均寻道时间为 6 ms，每个磁道包含 200 个扇区，每扇区大小为 512 B。若磁头已停留在目标磁道上，连续读取该磁道上逻辑连续的 100 个扇区（扇区物理连续排列），则所需耗费的平均总时间大约为（ ）
A. 4.17 ms
B. 6.25 ms
C. 8.33 ms
D. 10.17 ms

7. 在页式虚拟存储管理系统中，虚拟地址长度为 32 位，页面大小为 4 KB，物理内存容量为 2 GB（按字节编址）。若采用单级页表，页表项（PTE）中除了物理页框号（PFN）之外，还包含 1 位有效位（Valid）、1 位修改位（Dirty）、1 位访问位（Access）和 2 位保护位（Protection）。则单个页表项在按整字节对齐占用主存空间时，其最小字节数为（ ）
- A. 2 B
B. 3 B
C. 4 B
D. 8 B
8. 在同时包含 TLB（快表）、Page Table（页表）和 Cache 的存储系统中，CPU 发起一次访存请求。下列关于 TLB、页表和 Cache 命中状态的组合中，逻辑上绝对不可能发生的是（ ）
- A. TLB 未命中，页表命中，Cache 未命中
B. TLB 未命中，页表命中，Cache 命中
C. TLB 命中，页表未命中，Cache 命中
D. TLB 命中，页表命中，Cache 未命中
9. 某段页式虚拟存储系统中，虚拟地址结构为：段号（8 位）、页号（12 位）、页内偏移量（12 位）。段表项中包含“段长（该段包含的页数）”和“页表起始地址”。现有某个进程的虚拟地址为 `0x02005123`，若该进程段表中第 2 号段的“段长”字段值为 `0x004`（表示该段最多包含 4 个页），则 CPU 在进行地址转换时会（ ）
- A. 顺利完成地址转换，生成物理地址
B. 触发“段越界中断”（Segment Fault）
C. 触发“缺页中断”（Page Fault）
D. 触发“物理内存越界中断”
10. 当 CPU 访问某个虚拟地址触发缺页中断（Page Fault）时，关于缺页中断处理过程中的硬件与操作系统行为，下列说法错误的是（ ）
- A. 缺页中断是由 CPU 内部 MMU 或访存硬件在地址转换失败时发出的内部异常（Fault）
B. 操作系统在处理缺页中断时，若发现主存无空闲页框且淘汰页面脏位（Dirty Bit）为 1，必须将其写回磁盘外存
C. 缺页中断处理完毕并从内核态返回用户态后，CPU 将从下一条指令开始继续执行
D. 缺页中断处理过程中发生的磁盘 I/O 读盘操作会使当前进程进入阻塞状态，让出 CPU 执行权
11. 某 AI 芯片在进行大规模语言模型（LLM）推理时，需要向主存请求连续的权重矩阵。假设该系统的主存采用多模块交叉编址设计，由 4 个相同的存储模块（Bank）组成。已知每个存储模块的存取周期 $T = 100 \text{ ns}$ ，CPU 与主存之间的数据总线宽度为 64 位（即 8 字节），总线传输周期（即总线向 CPU 传送一次数据的时间） $\tau = 25 \text{ ns}$ 。关于该存储器系统的带宽特性，下列说法完全正确的是（ ）
- A. 采用低位交叉编址时，若按顺序连续读取该权重矩阵，只要请求的数据量足够大，该存储器系统能提供的理论最大总线带宽为 320 MB/s
B. 采用高位交叉编址时，由于可以通过流水线的方式同时启动 4 个存储模块，因此在读取连续物理地址的大块数据时，其吞吐量与低位交叉编址完全相同
C. 当 CPU 执行一段存在大量突发跳转指令（空间局部性极差）的程序时，低位交叉编址的缓存行预取效率通常会大幅高于高位交叉编址
D. 若随着硬件升级，总线传输周期 τ 缩短至 10 ns，在保持存取周期 $T = 100 \text{ ns}$ 不变的前提下，若要使总线能够满负荷无缝流转，存储模块的数量至少需要增加到 8 个
12. 某 CUDA 算子在 CPU 端进行数据预处理时，需要按固定步长（Stride）读取一个长度为一千万的一维单精度浮点数数组 `float A[N]`。该 CPU 的 L1 Data Cache 总容量为 32 KB，采用直接映射（Direct Mapped），Cache 行（Block/Line）大小为 64 B。已知 `float` 类型占用 4 字节，假设 Cache 初始为空。在执行该代码时，性能监测工具提示 Cache 发生了极其严重的“抖动（Thrashing）”。关于其原因及解决策略，下列分析正确的是（ ）

- A. 在直接映射机制下，当代码严格按照 `A[0]`, `A[1]`, `A[2]`... 的连续顺序依次访问该数组时，会因为主存块和 Cache 行的频繁替换而导致必然的冲突缺失 (Conflict Miss)
- B. 若代码的访问步长设定为 8192 个元素，由于每次访问涉及的物理地址正好与上一次的物理地址相差整数倍的 Cache 总容量，这将导致每次访问都映射到同一个 Cache 行，引发 100% 的冲突缺失
- C. 只要将该 Cache 升级为全相联映射 (Fully Associative)，由于任意主存块可以放入任意 Cache 行，不仅能彻底根除此类冲突缺失，其硬件地址匹配逻辑的查找延迟也会比直接映射更低
- D. 若为了节约硬件成本不改变直接映射结构，仅通过将 Cache 行大小 (Block Size) 从 64 B 增大至 128 B，就能在不修改代码逻辑的前提下，彻底消除上述特定大步长带来的冲突缺失
13. 在某分布式存储系统中，高并发的写线程正在不断向内存缓冲区写入大段的序列化日志数据。由于这类数据属于“只写一次，短期内不再读取”的流式数据，架构师在调试操作系统底层的 Cache 策略。关于高速缓冲存储器 (Cache) 的写策略及其在工程上的适用场景，下列论述中必定错误的是 ()
- A. 在多核心并行计算架构下，采用全写法 (Write-Through) 策略相对于写回法 (Write-Back)，在硬件层面上往往更容易维护不同核心之间 L1 Cache 的数据一致性
- B. 为了缓解全写法 (Write-Through) 频繁操作主存带来的总线带宽瓶颈，现代微处理器通常会在 Cache 和主存之间插入一个写缓冲器 (Write Buffer)
- C. 采用写回法 (Write-Back) 时，由于每次写命中只更新 Cache 并将对应行置为脏 (Dirty)，不会立即引发主存写入，因此无论在何种业务场景下，写回法对主存总线的实际写入流量都必定低于全写法
- D. 对于上述“短期内不再读取”的流式日志写入操作，采用全写法搭配“非写分配 (Not Write-Allocate)”策略是较优解，因为这样能避免海量的一次性日志数据将 Cache 中真正有用的热点上下文数据挤出
14. 在高并发 Linux 服务器中，CPU 需要通过虚拟地址频繁进行访存操作。现代处理器内部集成了 TLB (快表)、Page Table (主存中的多级页表) 以及 L1/L2 Cache (高速缓存) 来协同加速这一过程。关于一次完整的数据访存周期，在逻辑上绝对不可能发生的状态组合是 ()
- A. 虚拟地址经过硬件电路查找 TLB 时未命中 (TLB Miss)，随后硬件遍历主存中的页表查到了对应的页表项目有效位为 1 (Page Table Hit)，紧接着去物理主存读取对应数据块时，发现该数据块不在 Cache 中 (Cache Miss)
- B. 虚拟地址查找 TLB 时命中 (TLB Hit)，说明对应的页表项有效位为 1 且页面已在主存中，但利用转换出的物理地址去访问 Cache 时，发生了 Cache 缺失 (Cache Miss)
- C. 虚拟地址查找 TLB 时命中 (TLB Hit)，这意味着所需页面的映射关系已被 CPU 核心高频使用并缓存，此时硬件逻辑判断页面不在主存中，从而立刻触发了缺页异常 (Page Fault)
- D. 某次访存触发了缺页异常 (Page Fault)，操作系统内核接管中断并从磁盘将页面调入主存。在异常处理返回且原导致缺页的指令重新执行之前，该虚拟地址再去查询 TLB 必定是未命中的状态
15. 在深度学习训练集群中，常常需要将高达数百 GB 的模型 Checkpoint 文件异步保存到 NVMe 固态硬盘 (SSD) 中。然而，运维团队发现，随着 SSD 服役时间的增加，部分硬盘在进行高负荷随机写入时出现了明显的降速 (即写入放大现象严重)。以下解释或机制描述中存在科学错误的是 ()
- A. 闪存翻译层 (FTL) 是隐藏在 SSD 控制器内部的核心软件，它负责维护逻辑块地址 (LBA) 到物理块地址 (PBA) 的映射表。为了应对高速持续写入，该映射表通常会被缓存在 SSD 内部的 DRAM 颗粒中
- B. 为了延长硬盘寿命，SSD 控制器内部会运行磨损均衡 (Wear Leveling) 算法，它通过监控擦除次数，有意识地将写入操作分散到整个闪存芯片的各个物理区域，避免由于固定写某个文件导致局部单元过度磨损而损毁
- C. 闪存介质存在物理特性限制：数据在写入前必须先进行擦除。但在读写粒度上，SSD 向外部表现出的最小读写单位是“块 (Block)”，而底层的最小擦除单位则是更小的“页 (Page)”
- D. 当 SSD 的剩余可用空间极低时，每次小文件的更新都可能需要控制器启动“垃圾回收 (Garbage

Collection) ”机制：先将有效数据搬运至新的空闲位置，再将包含大量过期无效数据的整个物理区域擦除，这是导致写入放大的核心原因之一

16. 【2024 统考真题】对于页式虚拟存储管理系统，下列关于存储器层次结构的叙述中，错误的是（ ）。
- A. Cache-主存层次的交换单位为主存块，主存-外存层次的交换单位为页
B. Cache-主存层次替换算法由硬件实现，主存-外存层次替换算法由软件实现
C. Cache-主存层次可采用回写法，主存-外存层次通常采用回写法
D. Cache-主存层次可采用直接映射方式，主存-外存层次通常采用直接映射方式
17. 【2024 统考真题】某计算机按字节编址，采用页式虚拟存储管理方式，虚拟地址为 32 位，主存地址为 30 位，页大小为 1KB。若 TLB 共有 32 个表项，采用 4 路组相联映射方式，则 TLB 表项中标记字段的位数至少是（ ）。
- A. 17 B. 18 C. 19 D. 20
18. 【2024 统考真题】下列事件中，不是在 MMU 地址转换过程中检测的是（ ）。
- A. 访问越权 B. Cache 缺失 C. 页面缺失 D. TLB 缺失

19. 【2010 统考真题】某计算机的主存地址空间大小为 256MB，按字节编址。指令 Cache 和数据 Cache 分离，均有 8 个 Cache 行，每个 Cache 行大小为 64B，数据 Cache 采用直接映射方式。现有两个功能相同的程序 A 和 B，其伪代码如下所示：

程序 A:	程序 B:
int a[256][256];	int a[256][256];
...	...
int sum_array1()	int sum_array2()
{	{
int i, j, sum=0;	int i, j, sum=0;
for(i=0; i<256; i++)	for(j=0; j<256; j++)
for(j=0; j<256; j++)	for(i=0; i<256; i++)
sum += a[i][j];	sum += a[i][j];
return sum;	return sum;
}	}

假定 int 型数据用 32 位补码表示，程序编译时，i、j 和 sum 均分配在寄存器中，数组 a 按行优先方式存放，其首地址为 320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

- 1) 不考虑用于 Cache 一致性维护和替换算法的控制位，数据 Cache 的总容量为多少？
- 2) 数组元素 a[0][31]和 a[1][1]各自所在的主存块对应的 Cache 行号是多少（Cache 行号从 0 开始）？
- 3) 程序 A 和 B 的数据访问命中率各是多少？哪个程序的执行时间更短？
20. 【2013 统考真题】某 32 位计算机，CPU 主频为 800MHz，Cache 命中时的 CPI 为 4，Cache 块大小为 32B；主存采用 8 体交叉存储方式，每个体的存储字长为 32 位、存取周期为 40ns；存储器总线宽度为 32 位，总线时钟频率为 200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：传送首地址和命令、存储器准备数据、传送数据。每次突发传送 32B，传送地址或 32 位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。
- 1) CPU 和总线的时钟周期各为多少？总线的带宽（最大数据传输速率）为多少？
- 2) Cache 缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？
- 3) 存储器总线完成一次读突发传送总线事务所需的时间是多少？
- 4) 若程序 BP 执行过程中共执行了 100 条指令，平均每条指令需进行 1.2 次访存，Cache 缺失率为 5%，不考虑替换等开销，则 BP 的 CPU 执行时间是多少？

21.

【2020 统考真题】假定主存地址为 32 位，按字节编址，指令 Cache 和数据 Cache 与主存之间均采用 8 路组相联映射方式，直写法（Write Through）和 LRU 替换算法，主存块大小为 64B，数据区容量各为 32KB。开始时 Cache 均为空。请回答下列问题。

1) Cache 每一行中标记（Tag）、LRU 位各占几位？是否有修改位？

2) 有如下 C 语言程序段：

```
for (k = 0; k < 1024; k++)
    s[k] = 2 * s[k];
```

若数组 s 及其变量 k 均为 int 型，int 型数据占 4B，变量 k 分配在寄存器中，数组 s 在主存中的起始地址为 0080 00C0H，则在该程序段执行过程中，访问数组 s 的数据 Cache 缺失次数为多少？

3) 若 CPU 最先开始的访问操作是读取主存单元 0001 0003H 中的指令，简要说明从 Cache 中访问该指令的过程，包括 Cache 缺失处理过程。

22. 【2011 统考真题】某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为 16MB，主存（物理）地址空间大小为 1MB，页面大小为 4KB；Cache 采用直接映射方式，共 8 行；主存与 Cache 之间交换的块大小为 32B。系统运行到某一时刻时，页表的部分内容和 Cache 的部分内容分别如下的左图和右图所示，图中页框号及标记字段的内容为十六进制形式。回答下列问题：

1) 虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？

2) 使用物理地址访问 Cache 时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。

虚页号	有效位	页框号	...
0	1	06	...
1	1	04	...
2	1	15	...
3	1	02	...
4	0	—	...
5	1	2B	...
6	0	—	...
7	1	32	...

行号	有效位	标记	...
0	1	020	...
1	0	—	...
2	1	01D	...
3	1	105	...
4	1	064	...
5	1	14D	...
6	0	—	...
7	1	27A	...


3) 虚拟地址 001C60H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否 Cache 命中？要求说明理由。

4) 假定为该机配置一个 4 路组相联的 TLB，共可存放 8 个页表项，若其当前内容（十六进制）如下图所示，则此时虚拟地址 024BACH 所在的页面是否存在主存中？要求说明理由。

组号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号
0	0	—	—	1	001	15	0	—	—	1	012	1F
1	1	013	2D	0	—	—	1	008	7E	0	—	—


23.

【2016 统考真题】某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为 32 位，物理地址为 24 位，页大小为 8KB；TLB 采用全相联映射；Cache 数据区大小为 64KB，按 2 路组相联方式组织，主存块大小为 64B。存储访问过程的示意图如下。



回答下列问题：

- 1) 图中字段 A~G 的位数各是多少？TLB 标记字段 B 中存放的是什么信息？
 - 2) 将块号为 4099 的主存块装入 Cache 时，所映射的 Cache 组号是多少？对应的 H 字段内容是什么？
 - 3) 是 Cache 缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
 - 4) 为什么 Cache 可以采用直写法，而修改页面内容时总是采用回写法？
24. 06. 【2018 统考真题】某计算机采用页式虚拟存储管理方式，按字节编址。CPU 进行存储访问的过程如下图所示。根据该图回答下列问题。



- 1) 主存物理地址占多少位？
- 2) TLB 采用什么映射方式？TLB 是用 SRAM 还是用 DRAM 实现？
- 3) Cache 采用什么映射方式？若 Cache 采用 LRU 替换算法和回写法，则 Cache 每行中除数据 (Data)、Tag 和有效位外，还应有哪些附加位？Cache 总容量是多少？Cache 中有效位的作用是什么？
- 4) 若 CPU 给出的虚拟地址为 0008 C040H，则对应的物理地址是多少？是否在 Cache 中命中？说明理由。若 CPU 给出的虚拟地址为 0007 C260H，则该地址所在主存块映射到的 Cache 组号是多少？

【2021 统考真题】假设计算机 M 的主存地址为 24 位，按字节编址；采用分页存储管理方式，虚拟地址为 30 位，页大小为 4KB；TLB 采用 2 路组相联方式和 LRU 替换算法，共 8 组。请回答下列问题。

- 1) 虚拟地址中哪几位表示虚页号？哪几位表示页内地址？
- 2) 已知访问 TLB 时虚页号高位部分用作 TLB 标记，低位部分用作 TLB 组号，M 的虚拟地址中哪几位是 TLB 标记？哪几位是 TLB 组号？
- 3) 假设 TLB 初始时空，访问的虚页号依次为 10, 12, 16, 7, 26, 4, 12 和 20，在此过程中，哪一个虚页号对应的 TLB 表项被替换？说明理由。
- 4) 若将 M 中的虚拟地址位数增加到 32 位，则 TLB 表项的位数增加几位？

26. 【2023 统考真题】已知计算机 M 的字长为 32 位，按字节编址，采用请求调页策略的虚拟存储管理方式，虚拟地址为 32 位，页大小为 4KB；数据 Cache 采用 4 路组相联映射方式，数据区大小为 8KB，主存块大小为 32B。现有 C 语言程序段如下：

```
int a[24][64];
```

```
...
```

```
for(i=0;i<24;i++)
```

```
    for(j=0;j<64;j++) a[i][j]=10;
```

已知二维数组 a 按行优先存放，在虚拟地址空间中分配的起始地址为 0042 2000H，sizeof(int)=4，假定在 M 上执行上述程序段之前数组 a 不在主存，且在该程序段执行过程中不会发生页面置换。请回答下列问题：

- 1) 数组 a 分布在几个页面中？对于数组 a 的访问，会发生几次缺页异常？页故障地址各是什么？
- 2) 不考虑变量 i 和 j，该程序段的数据访问是否具有时间局部性？为什么？
- 3) 计算机 M 的虚拟地址 (A31 ~ A0) 中哪几位用作块内地址？哪几位用作 Cache 组号？a[1][0]的虚拟地址是多少？其所在主存块对应的 Cache 组号是多少？
- 4) 数组 a 占用多少主存块？假设上述程序段执行过程中数组 a 的访问不会和其他数据发生 Cache 访问冲突，则数组 a 的 Cache 命中率是多少？若将循环中 i 和 j 的次序按如下方式调换：

```
    for(j=0;j<64;j++)
```

```
        for(i=0;i<24;i++) a[i][j]=10;
```

则数组 a 的 Cache 命中率又是多少？

27. 某 32 位计算机系统按字节编址，物理地址空间为 4GB。主存与 Cache 之间采用 4 路组相联映射方式，Cache 数据容量为 64KB，Cache 行（块）大小为 32 字节。Cache 采用写回法 (Write-back) 以及 LRU 替换算法。则该 Cache 的标记存储器 (Tag RAM) 所需的总存储容量最接近 ()

- A. 4.5 KB
- B. 5.0 KB
- C. 5.5 KB
- D. 6.0 KB

28. 某计算机主存采用 4 模块低位交叉编址结构，单模块存取周期 $T = 140 \text{ ns}$ ，总线传输周期 $r = 30 \text{ ns}$ 。主存与 Cache 之间的总线宽度为 64 位 (8 字节)。当 Cache 缺失时，需要连续从主存读取一个大小为 64 字节的 Cache 块。假设主存从 $t = 0$ 时刻开始第 1 个 8 字节数据的读取 (启动第 0 模块)，且总线传输与模块存取可重叠执行。则将整个 Cache 块完整传输回 Cache 所需的总时间为 ()

- A. 350 ns
- B. 380 ns
- C. 400 ns
- D. 440 ns

29. 某 32 位计算机采用页式虚拟存储管理机制，虚地址和物理地址均为 32 位，页大小为 4KB。TLB（快表）共 16 项，采用 4 路组相联映射方式；Cache 容量为 16KB，行大小为 64 字节，采用 2 路组相联映射方式

已知某指令访问的虚地址为 $VA = 0x0024B78C$ ，若 TLB 命中，查表得到的物理页框号（PFN）为 $0x1F3A2$ 。则该次访问在 Cache 中对应的组号（Set Index，十进制）和 Cache Tag（十六进制）分别为（ ）

- A. 组号为 30，Cache Tag 为 $0x0F9D1$
B. 组号为 60，Cache Tag 为 $0x1F3A2$
C. 组号为 30，Cache Tag 为 $0x1F3A2$
D. 组号为 15，Cache Tag 为 $0x0F9D1$
30. 某大语言模型推理引擎的底层算子在执行 C++ 张量（Tensor）运算时，运行在某 32 位计算机系统上。该系统按字节编址，支持页式虚拟存储器管理，虚拟地址和物理地址均为 32 位，页面大小为 4 KB。主存采用 4 模块低位交叉编址（多模块存储器）

系统中的高速缓存（Cache）专门用于加速张量数据的访问，Cache 数据区总容量为 32 KB，采用 4 路组相联映射方式，Cache 行（块）大小为 64 B，采用写回法（Write-back）和 LRU 替换算法推理引擎中有如下计算注意力机制键值缓存（K-Cache）的简化核心代码：

```
// K_cache 数组在虚拟地址空间中按行优先连续存放
// 假设起始虚地址 VA = 0x00400000，且在物理内存中也连续存放
float K_cache[1024][1024];
float sum = 0.0;

// 循环 1:
for (int i = 0; i < 1024; i++) {
    for (int j = 0; j < 1024; j++) {
        sum += K_cache[i][j];
    }
}
```

请回答下列问题：

- 根据系统的页式虚拟存储器机制，虚拟地址会被划分为哪两个字段？虚地址 $VA = 0x0040A8C4$ 的虚拟页号（VPN）和页内偏移量分别是多少（用十六进制表示）？若当前进程的页表起始物理地址为 $0x01200000$ ，每个页表项（PTE）占用 4 B，则该虚地址对应的页表项的物理地址是多少？
- 主存与 Cache 之间的映射方式决定了物理地址的划分。请写出该系统物理地址划分中 Cache 组号（Index）和主存标记（Tag）的位数。若 Cache 标记阵列（Tag RAM）中每行除 Tag 位外，还包含 1 位有效位（Valid）、1 位修改位（Dirty）以及实现 4 路 LRU 所需的 2 位控制位，请计算该 Cache 标记阵列的总容量（以字节 B 为单位）
- 若上述代码在执行时发生了 Cache 缺失，CPU 需要从主存中读取一个完整的 Cache 块（64 B）。已知主存与 CPU 之间的总线宽度为 8 B，主存单模块存取周期 $T = 80 \text{ ns}$ ，总线传输周期 $r = 20 \text{ ns}$ 。在 4 模块低位交叉编址下，采用流水线方式连续读取这 64 B 数据，完成整个 Cache 块传输所需的时间是多少？
- 在代码中，“循环 1”的空间局部性表现如何？请计算“循环 1”执行时访问 K_cache 数组的 Cache 命中率（假设 Cache 初始为空，仅考虑对 K_cache 数据的访问，不考虑指令和其他变量）。若将“循环 1”的内外层循环变量 i 和 j 交换（即变为外层按列遍历，内层按行遍历），Cache 命中率会发生怎样的变化？请简要说明原因